Микроконтроллеры, классификация, структурные схемы. Принстонская и Гарвардская архитектуры. Преимущества и недостатки.
Микроконтроллер – это самостоятельная компьютерная система, которая содержит процессор, память, вспомогательные схемы и устройства ввода-вывода данных, размещенные в общем корпусе.
Основные типы:
-    встраиваемые 8-разрядные МК;
-    16 и 32-разрядные МК;
-    цифровые сигнальные процессоры (DSP).

Способы отображения основной памяти на кэш-память: прямое, полностью ассоциативное, частично-ассоциативное отображение. Структурные схемы, сравнительная характеристика.
Сущность отображения блока основной памяти на кэш-память состоит в копировании этого блока в какую-то строку кэш-памяти, после чего все обращения к блоку основной памяти должны переадресовываться на соответствующую строку кэш-памяти. При прямом отображении адрес строки i кэш-памяти, на которую может быть отображен блок из ОП, однозначно определяется выражением: i =j mod m, где m — общее число строк в кэш-памяти. В нашем примере i =j mod 128, где i может принимать значения от 0 до 127, а адрес блока j — от 0 до 16 383. Иными словами, на строку кэша с номером i отображается каждый 128-й блок ОП, если отсчет начинать с блока, номер которого равен i. 

Организация кэш-памяти. Структура микропроцессорной системы с основной и кэш-памятью. Параметры кэш-памяти.

В качестве элементной базы основной памяти в большинстве ВМ служат микросхемы динамических ОЗУ, на порядок уступающие по быстродействию центральному процессору. Когда ЦП пытается прочитать слово из основной памяти, сначала осуществляется поиск копии этого слова в кэше. Если такая копия существует, обращение к ОП не производится, а в ЦП передается слово, извлеченное из кэш-памяти.
 
Рисунок 16 – Структура системы с основной и кэш-памятью
Эффективность применения кэш-памяти в иерархической системе памяти зависит от следующих параметров:

Ассоциативная память. Структура ассоциативного запоминающего устройства. Классификация.
Значительно удобнее искать информацию не по адресу, а опираясь на какой-нибудь характерный признак, содержащийся в самой информации. Такой принцип лежит в основе ЗУ, известного как ассоциативное запоминающее устройство.
Ассоциативное ЗУ — это устройство, способное хранить информацию, сравнивать ее с некоторым заданным образцом и указывать на их соответствие или несоответствие друг другу.
 
Рисунок 12 – Структура ассоциативного запоминающего устройства
Ассоциативное запоминающее устройство включает в себя:
-    запоминающий массив для хранения N m-разрядных слов, в каждом из которых несколько младших разрядов занимает служебная информация;
-    регистр ассоциативного признака, куда помещается код искомой информации (признак поиска). Разрядность регистра k обычно меньше длины слова m;

Постоянная память. Память программ для микроконтроллеров. Микросхемы постоянной памяти.

Слово «постоянные» в названии этого вида запоминающих устройств относится к их свойству хранить информацию при отсутствии питающего напряжения
ROM (Read-Only Memory — память только для чтения. В то же время запись в ПЗУ по сравнению с чтением обычно сложнее и связана с большими затратами времени и энергии. Занесение информации в ПЗУ называют программированием или «прошивкой». ПЗУ, программируемые при изготовлении.Эту группу образуют так называемые масочные устройства и именно к ним принято применять аббревиатуру ПЗУ. Однократно программируемые ПЗУ.Микросхемы PROM информация может быть записана только однократно. Еще один вид однократно программируемого ПЗУ — это ОТР EPROM (One Time Programmable EPROM - EPROM с однократным программированием).

Однопортовые и многопортовые запоминающие устройства. Структура двухпортовых оперативных запоминающих устройств.

Стандартное однопортовое ОЗУ имеет по одной шине адреса, данных и управления и в каждый момент времени обеспечивает доступ к ячейке памяти только одному устройству. В отличие от стандартного в n-портовом ОЗУ имеется n независимых наборов шин адреса, данных и управления, гарантирующий одновременный и независимый доступ к ОЗУ n устройствам.
В двухпортовой памяти имеются два набора адресных, информационных и управляющих сигнальных шин, каждый из которых обеспечивает доступ к общему массиву запоминающих элементов.
Доступ к ячейкам возможен как через левую, так и через правую группу шин, причем если Л- и П-адреса различны, никаких конфликтов не возникает.

Статическая и динамическая оперативная память, классификация. Основные функциональные характеристики.

В статических ОЗУ запоминающий элемент может хранить записанную информацию неограниченно долго (при наличии питающего напряжения). Запоминающий элемент динамического ОЗУ способен хранить информацию только в течение достаточно короткого промежутка времени, после которого информацию нужно восстанавливать заново, иначе она будет потеряна. Динамические запоминающие устройства, как и статические, энергозависимы.
             Роль запоминающего элемента в статическом ОЗУ выполняет триггер. Запоминающий элемент динамической памяти значительно проще. Он состоит из одного конденсатора и запирающего транзистора. Наличие или отсутствие заряда в конденсаторе интерпретируется как 1 или 0 соответственно .Область применения статической и динамической памяти определяется скоростью и стоимостью. Главным преимуществом SRAM является более высокое быстродействие (примерно на порядок выше, чем у DRAM).

Режимы доступа к памяти: последовательный, конвейерный, регистровый; страничный; пакетный, удвоенной скорости.

Последовательный режим
При использовании последовательного режима адрес и управляющие сигналы подаются на микросхему до поступления синхроимпульса. В момент поступления синхроимпульса вся входная информация запоминается во внутренних регистрах – по его переднему фронту, и начинается цикл чтения. Через некоторое время, но в пределах того же цикла, данные появляются на внешней шине, причем этот момент определяется только временем поступления синхронизирующего импульса и скоростью внутренних цепей микросхемы.

Расслоение памяти. Блочная память с чередованием адресов по циклической схеме. Блочно-циклическая схема расслоения памяти.

Блочное построение памяти позволяет не только наращивать емкость, но и сократить время доступа к информации. Это возможно благодаря параллелизму, присущему блочной организации.
Рассмотрим пример блочной памяти с чередованием адресов по циклической схеме (рисунок 4), в котором для выбора банка используются два младших разряда адреса (А1, А0), а для выбора ячейки в банке – 7 старших разрядов (А8 – А2).
 
Рисунок 4 - Блочная память с чередованием адресов по циклической схеме
В каждом такте на шине адреса может присутствовать адрес только одной ячейки, поэтому параллельное обращение к нескольким банкам невозможно, но оно может быть организовано со сдвигом на один такт. Адрес ячейки запоминается в индивидуальном регистре адреса, и дальнейшие операции по доступу к ячейке в каждом банке протекают независимо. 

Увеличение разрядности микросхем памяти. Структура памяти на основе блочной схемы.
Для реализации основной памяти большого объема (что актуально в современных вычислительных машинах) возникает необходимость объединения нескольких интегральных микросхем запоминающих устройств. 
 
Рисунок 2 – Увеличение разрядности памяти
Увеличение разрядности ЗУ реализуется за счет объединения адресных входов объединяемых интегральных микросхем запоминающих устройств. Информационные входы и выходы микросхем являются входами и выходами модуля ЗУ увеличенной разрядности (рисунок 2). В общем случае основная память микропроцессорной системы всегда имеет блочную структуру, т.е. содержит несколько банков.