Последовательностные функциональные узлы. Триггеры
Аннотация: Рассматривается принцип действия триггеров как простейших элементов электронной памяти.
Ключевые слова: инверсный выход, RS-триггер, задний фронт сигнала, Синхронный, триггер, логическая схема
Цифровое устройство называется последовательностным [1, с.91], если его выходные сигналы зависят не только от текущих значений входных сигналов, но и от последовательности значений входных сигналов, поступивших на входы в предшествующие моменты времени. Поэтому говорят, что такие функциональные узлы "обладают памятью".
Триггер - это логическая схема с положительной обратной связью, которая может находиться только в одном из двух устойчивых состояний, принимаемых за состояние логического нуля и логической единицы.
В отличие от всех рассмотренных ранее комбинационных схем, работа которых определяется только входными сигналами, состояние триггера в текущий момент зависит и от его состояния в предыдущий момент времени. Иными словами, триггер - это схема с запоминанием [2].
RS-триггеры
Простейшая функциональная схема RS - триггера в базисе ИЛИ-НЕ приведена на рис. 7.1,а. Здесь   (от англ. Reset - сброс) - вход сброса триггера в состояние логического нуля, S (от англ. Set - устанавливать) - вход установки триггера в логическую единицу,   - прямой выход триггера (состояние   считается для триггера единичным, а противоположное, при  , - нулевым),   - инверсный выход триггера.
 

Рис. 7.1. RS-триггер в базисе ИЛИ-НЕ: а - функциональная схема; б - УГО
Очевидно, при наличии двух входных сигналов, возможны 4 варианта работы схемы (табл. 7.1). Начнем анализ с состояний, когда на один из входов подается решающий для элемента ИЛИ-НЕ сигнал логической 1.
Первая такая комбинация:  ,  .   является для логического элемента ИЛИ-НЕ решающим сигналом, который переключит нижний элемент схемы на рис. 7.1,а в логический  , поэтому  . Комбинация   и  переключит верхний элемент ИЛИ-НЕ в 1:  . Таким образом происходит установка триггера - его переключение в единичное состояние.
Таблица 7.1. Таблица истинности RS-триггера в базисе ИЛИ-НЕ
Управляющие сигналы    Состояние выходов    Режим работы
 0    0     

 
Хранение ранее записанной информации
0    1    0    1    Сброс триггера
1    0    1    0    Установка триггера
1    1    0    0    Неустойчивое состояние
Вторая комбинация:  ,  . Решающий для ИЛИ-НЕ сигнал   переключит выход   в нулевое состояние, а сочетание   и   обеспечит переключение инверсного выхода в состояние  . Триггер сброшен - то есть пришел в устойчивое нулевое состояние.
Если на оба входа подать  , то состояние триггера будет определяться значениями   и  , поскольку логический 0 не является решающим для элемента ИЛИ-НЕ. Допустим, ранее триггер был установлен: то есть   и  . Тогда решающий сигнал   будет через положительную обратную связь подан на нижний элемент ИЛИ-НЕ и состояние   будет подтверждено. На входы верхнего элемента ИЛИ-НЕ будет подано сочетание сигналов   и  , поэтому состояние прямого выхода триггера   будет подтверждено. Если же триггер был сброшен, то есть было   и  , тогда решающий сигнал   бу дет через положительную обратную связь подан на верхний элемент ИЛИ-НЕ и состояние   будет подтверждено. На входы нижнего элемента ИЛИ-НЕ будет подано сочетание сигналов  и  . Таким образом, триггер хранит ранее записанную информацию.
Рассмотрим последнюю, четвертую комбинацию входных сигналов:  ,  . На входы обоих логических элементов ИЛИ-НЕ поданы решающие сигналы логической единицы, поэтому на выходах обоих элементов будут логические нули, то есть   и  . Если теперь одновременно подать  , то за счет положительных обратных связей на оба логических элемента будут поданы 0, поэтому на выходах ИЛИ-НЕ установятся две решающие логические единицы, которые будут стремиться перевести выход другого ИЛИ-НЕ в логический 0. Кто победит в этом "поединке", зависит от того, в каком из элементов ИЛИ-НЕ переходный процесс закончится раньше. Допустим, в верхнем элементе процесс завершится раньше, тогда  подается на вход нижнего элемента ИЛИ-НЕ и приводит к переключению  . Таким образом, происходит сброс три ггера. Если же процесс завершится раньше в нижнем элементе, тогда   подается на вход верхнего элемента ИЛИ-НЕ и приводит к переключению  . Происходит установка триггера. Для пользователя ситуация оказывается непредсказуемой, поскольку определяется разбросом параметров транзисторов, на базе которых выполнены логические элементы, входящие в триггер. В этой связи комбинация   приводит к недопустимому неустойчивому состоянию триггера. Она может применяться только при строгой очередности снятия сигналов   и  .
Для рассматриваемой схемы характерно также и то, что оба элемента триггера переключаются не одновременно, а последовательно друг за другом. Поэтому в ходе переходного процесса переключения триггера в противоположное состояние будут моменты времени, когда и на прямом, и на инверсном выходах будут одинаковые уровни. Это недопустимо по определению, поскольку триггер должен быть либо в устойчивом состоянии логического   (   и   ), либо в устойчивомсостоянии логической   (   и   ). Поскольку решающим для элементов ИЛИ-НЕ является сигнал логической единицы, в УГО входные управляющие сигналы   и   являются прямыми.
Функциональная схема простейшего триггера в базисе И-НЕ показана на рис. 7.2.а. Поскольку для функции И-НЕ решающим является сигнал логического нуля, активный уровень входных сигналов будет нулевым (табл. 7.2), что отражается на УГО триггера (рис. 7.2,б) в виде инверсного изображения входов   и  .
Таблица 7.2. Таблица истинности RS-триггера в базисе И-НЕ
Управляющие сигналы    Состояние выходов    Режим работы
 
 
 
 

0    0    0    0    Неустойчивое состояние
0    1    1    0    Установка триггера
1    0    0    1    Сброс триггера
1    1     
 
Хранение ранее записанной информации
 

Рис. 7.2. RS-триггер в базисе И-НЕ: а - функциональная схема; б - УГО
Синхронный RS-триггер
Основное назначение триггера в цифровых схемах - хранить выработанные логическими схемами результаты. Для отсечения еще не установившихся, искаженных переходными процессами результатов между выходом какой-либо логической схемы и входами триггера ставят ключи в виде элементов И-НЕ. Действие этого сигнала аналогично разрешающему сигналу   в схеме дешифратора (рис. 4.2 в "Функциональные узлы комбинаторной логики. Дешифраторы" ). На первый и второй логические элементы И-НЕ одновременно поступает синхросигнал   (рис. 7.3,а). При неактивном уровне   на выходах первого и второго логических элементов И-НЕ будет логическая  . Она не является решающей для функции И-НЕ, поэтому триггер на третьем и четвертом элементах будет хранить записанную ранее информацию. Таким образом, триггер не реагирует на изменения входных сигналов при  . Если же синхросигнал становится активным (   ), то схема пропускает все переключения входных сигналов  и   (табл. 7.3). Поскольку входные ключи производят инверсию входных сигналов   и  , активным их уровнем будет логическая   (рис. 7.3,б).
 

Рис. 7.3. Синхронный RS-триггер: а - функциональная схема; б - УГО
Таблица 7.3. Таблица истинности синхронного RS-триггера
Управляющие сигналы    Состояние выходов    Режим работы
 
 
 
 
 

0    0    0     
 
Хранение ранее записанной информации
0    0    1            
0    1    0            
0    1    1            
1    0    0     
 
Хранение ранее записанной информации
1    0    1    0    1    Сброс триггера
1    1    0    1    0    Установка триггера
1    1    1    0    0    Неустойчивое состояние
Недостатком схемы остается наличие недопустимой комбинации на входе, при которой получается неустойчивое состояние схемы.
D-триггер типа "защелка"
D-триггером называют синхронный триггер, имеющий два входа - вход данных D и вход синхронизации С.
На рис. 7.4,а представлена функциональная схема D -триггера. При   изменения на входе   никак не влияют на схему: триггер заперт по С -входу и находится в режиме хранения ранее записанной информации. При этом на выходах первого и второго логического элемента И-НЕ будет логическая 1, поэтому состояние третьего и четвертого логического элемента И-НЕ и, соответственно, состояние выходов   и   не изменится и будет сохраняться ранее записанная информация, так как   и   перезаписывают сами себя по обратным связям. Таблица истинности приведена в табл. 7.4.
 

Рис. 7.4. D-триггер типа "защелка"
Таблица 7.4. Таблица истинности D-триггера
Управляющие сигналы    Состояние выходов    Режим работы
 
 
 
 

0    0     
 
Хранение ранее записанной информации
0    1     
 
Хранение ранее записанной информации
1    0    0    1    Сброс триггера
1    1    1    0    Установка триггера
Передний (положительный) фронт сигнала - изменение его с уровня логического нуля на уровень логической единицы (обозначается 0/1).
Задний (отрицательный) фронт сигнала - изменение его с уровня логической единицы на уровень логического нуля (обозначается 1/0).
По переднему фронту синхросигнала   состояние входа   определит состояние третьего и четвертого логического элемента И-НЕ, вызывая установку в соответствующее состояние выходов   и  . При сохранении уровня   защелка прозрачна и повторяет изменения информации на   -входе. Например, если  , тогда на вход второго элемента И-НЕ поступает решающий логический 0. На выходе первого элемента И-НЕ будет 0, который переключит выход триггера, построенного на элементах 3 и 4, в состояние  . Таким образом, произошла установка триггера. Информация, поступившая со входа  , теперь записана в триггер. Аналогично, если  , тогда на вход первого элемента И-НЕ поступает решающий логический 0. На входе третьего элемента И-НЕ будет логическая  , на выходе инвертора - тоже  . В сочетании с   на выходе второго элемента получается логический 0, который переключит инверсный выход в состояние  . По обратной связи на третьем элемента оба входа переключаются в 1, поэтому состояние прямого выхода триггера будет в состоянии  . Таким образом, произошел сброс триггера. Информация, поступившая со входа  , опять-таки записана в триггер.
По заднему фронту сигнала   защелка фиксирует (защелкивает) последнее переключение до появления переднего фронта синхросигнала  .
D -триггер переключается по сигналу на   -входе в состояние, предписанное   -входом к этому моменту времени. На рис. 7.4,в показана временная диаграмма, иллюстрирующая работу D-триггера. В некотором смысле триггер задерживает прохождение поступившего по   -входу сигнала до появления активного (единичного) уровня на синхро-входе С (интервалы времени   и   на рис. 7.4,в). Поэтому название " D- триггер" можно с одной стороны рассматривать как произошедшее от англ. Delay - задержка. Другое назначение D -триггера - сохранить данные (данные по англ. data ), поступившие по   -входу. Синхросигналы играют роль команды "записать в триггер".
Пример включения триггера в логическую схему представлен на рис. 7.5. Здесь состояние триггеров определяется тем, какая информация поступает с мультиплексора и дешифратора. На входы схемы подаётся последовательность кодов, соответствующая ряду десятичных чисел 0, 2, 3,5, 6, 7, 1 - т.е. сначала подается  , затем   } (  ,  ,   ) и т.д. На информационные линии мультиплексора постоянно подаётся код  .
Проанализируем работу этой схемы при подаче первого входного кода  . На выходе   мультиплексора будет логическая  , поскольку к нему будет передаваться информация со входа  , т.к. согласно заданию на мультиплексор подается информация  . В это же время на дешифратор подается код  , поэтому активен только его выход "0".
Таким образом, на входы первого триггера поступают сигналы   и  , что приводит к переводу его выходов в состояние   и  . Таким образом, выходной сигнал схемы  .
Последний сигнал поступает в виде синхросигнала   на второй триггер, поэтому он остается в неизменном состоянии (согласно заданию это нулевое состояние   и   ). Таким образом, выходной сигнал схемы  .
 

увеличить изображение
Рис. 7.5. Пример использования триггеров.
Поскольку сигналы дешифратора "5", "6" и "7" пассивны, то есть равны логическому 0, на вход второго элемента И поступает логический  , который инициирует подачу синхросигнала   на соответствующий вход третьего триггера. Он переключается в соответствии с   в состояние   и  . Таким образом, выходной сигнал схемы  .
Аналогично проанализировав работу схемы при подаче всех остальных кодов, получим таблицу состояний схемы (табл. 7.4).
Таблица 7.4. Таблица состояний схемы
Входной код в десятичном выражении    Входные сигналы    Выходные сигналы
     
 
 
 
 
 

0    0    0    0    1    0    0
2    0    1    0    1    0    0
3    0    1    1    1    1    1
5    1    0    1    1    1    1
6    1    1    0    1    1    1
7    1    1    1    1    1    1
1    0    0    1    1    1    1
Ключевые термины
D-триггер - это синхронный триггер, имеющий два входа - вход данных   и вход синхронизации  .
Задний (отрицательный) фронт сигнала - изменение его с уровня логической единицы на уровень логического нуля (обозначается 1/0).
Передний (положительный) фронт сигнала - изменение его с уровня логического нуля на уровень логической единицы (обозначается 0/1).
Последовательностное цифровое устройство -в котором выходные сигналы зависят не только от текущих значений входных сигналов, но и от последовательности значений входных сигналов, поступивших на входы в предшествующие моменты времени.
Сброс триггера - переход триггера в состояние, когда на его прямом выходе состояние логического нуля.
Триггер - это логическая схема с положительной обратной связью, которая может находиться только в одном из двух устойчивых состояний, принимаемых за состояние логического нуля и логической единицы.
Установка триггера - переход триггера в состояние, когда на его прямом выходе состояние логической единицы.
Краткие итоги
В отличие от комбинационных схем, состояние которых полностью определяется информацией, приходящей на входы, схемы триггеров обладают свойством памяти. Их состояние может зависеть от того, что подавалось на его входы в предыдущие моменты времени. Можно выделить три основных режима работы триггера: сброс, установка и хранение ранее записанной информации.
Набор для практики
Вопросы для самопроверки
1.    Что такое триггер?
2.    Нарисуйте схему RS -триггера в базисе И.
3.    Составьте таблицу истинности RS -триггера в базисе И.
4.    Нарисуйте УГО RS -триггера в базисе И.
5.    Нарисуйте схему RS -триггера в базисе ИЛИ.
6.    Составьте таблицу истинности RS -триггера в базисе ИЛИ.
7.    Нарисуйте УГО RS -триггера в базисе ИЛИ.
8.    Объясните обозначения выводов RS -триггера.
9.    Объясните обозначения выводов D -триггера.
10.    Нарисуйте временную диаграмму работы RS -триггера.
11.    Нарисуйте временную диаграмму работы D -триггера.