Реализация логических элементов
Аннотация: Рассматривается различные технологии реализации логических элементов.
Ключевые слова: умножение, потенциал, единица, транзистор, логический, сложение, замыкание, инвертор, диод, выход,функция, моп транзистор, полевой транзистор
Логические элементы транзисторно-транзисторной логики
Схемы транзисторно-транзисторной логики (ТТЛ) базируются на биполярных транзисторах npn-структуры. Базовым элементом (рис. 16.1) данной технологии является схема И-НЕ. Логическое умножение осуществляется за счет свойств многоэмиттерного транзистора VT1 [1]. При подаче хотя бы одного логического нуля на эмиттеры этого транзистора замыкается цепь: +5 В, сопротивление R1, переход база-эмиттер, земля на входе. При этом транзисторы VT2 и VT3 остаются закрытыми. Поэтому выходная цепь не замкнута, падения напряжения в ней нет, следовательно, в точке F на выходе схемы будет потенциал источника питания, т.е. логическая единица. Выполняется правило И-НЕ [2]: при подаче хотя бы одного нуля на выходе схемы получили логическую единицу.
 

Рис. 16.1. Базовый элемент И-НЕ на ТТЛ
При подаче логической единицы на все входы схемы замыкается цепь: +5 В, сопротивление R2, транзистор VT2, сопротивление R3 , земля. Следовательно, на базу выходного транзистора VT3 подается потенциал, достаточный для его открытия (соответствует падению напряжения на сопротивлении R3). Через открытый транзистор VT3 замыкается буферная цепь: +5 В, сопротивление R4,транзистор VT3, земля. Следовательно, на выходе F будет потенциал, соответствующий падению напряжения на открытом транзисторе VT3, т.е. 0.4 В. Таким образом, F=0.
На рис. 16.2 представлен логический элемент ИЛИ-НЕ. Логическое сложение осуществляется за счет монтажного соединения транзисторов VT3 и VT4. Замыкание буферной цепи (состояние F=0 ) в этом случае возможно при замыкании хотя бы одной из цепей, проходящих через сопротивления R2 и R3. Эти цепи замыкаются в том случае, если на входы подается хотя бы одна логическая единица. Таким образом, выполняется правило ИЛИ-НЕ [2]: при подаче хотя бы одной единицы на выходе схемы получим логический ноль.
 

увеличить изображение
Рис. 16.2. Логический элемент ИЛИ-НЕ на ТТЛ
При замене в схеме И-НЕ многоэмиттерного транзистора VT1 на одноэмиттерный получается инвертор (рис. 16.3).
 

Рис. 16.3. Логический элемент НЕ на ТТЛ
Буферная часть схем логических элементов ТТЛ-технологии может быть реализована по-разному. В частности, резистор в буферной части может быть вынесен за пределы интегральной схемы, при этом существенно уменьшаются потери и нагрев кристалла. Такие схемы называются схемами "с открытым коллектором ". Пример такой схемы приведен на рис. 16.4.
 

Рис. 16.4. Базовый элемент И-НЕ на ТТЛ с открытым коллектором
В схемах с активной нагрузкой (рис. 16.5) состояние буферной цепи определяется состоянием не одного, а двух транзисторов.
 

Рис. 16.5. Базовый элемент И-НЕ на ТТЛ с активной нагрузкой
Буферные схемы на три состояния (первые два – логический 0 и логическая 1 ) имеют помимо информационных, разрешающий вход Е (рис. 16.6). При Е=1 диод VD2 подключен на обратное напряжение, поэтому дополнительная цепь, включающая в себя диод VD2 и вход Е, разомкнута и не влияет на работу логического элемента. Таким образом, осуществляется "разрешение" работы элемента. При отсутствии такового разрешения Е=0. Диод VD2 оказывается подключенным на прямое напряжение, замыкается цепь + 5 В, сопротивление R2, открытый диод VD2, земля на входе E. Следовательно, на базу транзистора VT3 в буферной части схемы подается потенциал, соответствующий падению напряжения на открытом диоде, т.е. 0.2 В. При таких условиях данный транзистор закрыт, поэтому выход F оказывается отключенным от источника питания. Кроме того, независимо от состояния информационных входов A и B, замкнется входная цепь +5 В, сопротивление R1, переход база-эмиттер транзистора VT1, земля на входе E. Поэтому, как было описано выше, транзисторы VT2 и VT4 будут закрыты. Вследствие закрытия VT4 выходF будет отключен также и от земли. Таким образом, схема будет не в нулевом и не в единичном, а в "третьем" состоянии, которое называется состоянием высокого сопротивления, Z-состоянием, высокоимпедансным состоянием. Все перечисленные термины обозначают одно и то же: выход схемы отключен и от источника питания, и от земли.
 

Рис. 16.6. Базовый элемент И-НЕ на ТТЛ с выходом на три состояния
Логические элементы nМОП-технологии
Схемы nМОП-технологии базируются на полевых (МОП) транзисторах с индуцированным каналом n-типа. Базовым элементом (рис. П16.7) данной технологии является схема И-НЕ. Логическое умножение осуществляется за счет последовательного соединения каналов транзисторов VT1 и VT2. Канал между истоком и стоком в nМОП-транзисторе индуцируется в том случае, когда на затвор (вход схемы) подается положительный относительно подложки потенциал. Цепь от +5 В до земли замкнется только в одном случае, когда A=B=1, поскольку в этом случае оба транзистора открываются и образуется единый канал, замыкающий цепь.
 

Рис. 16.7. Логический элемент И-НЕ nМОП-технологии
Функция ИЛИ-НЕ осуществляется за счет параллельного соединения таких транзисторов (рис. 16.8): при подаче хотя бы на один вход единицы индуцируется канал в соответствующем транзисторе и замыкается цепь от +5 В до земли. Следовательно, на выходе будет потенциал, соответствующий падению напряжения в канале транзистора, т.е. 0,2 В, при этом F=0.
 

Рис. 16.8. Логический элемент ИЛИ-НЕ nМОП-технологии
Схема инвертора (рис. 16.9) строится на базе одного транзистора.
 

Рис. 16.9. Логический элемент НЕ nМОП-технологии
Логические элементы КМОП-технологии
Схемы КМОП-технологии (К – от термина комплементарный, что означает комплексный) базируются на полевых (МОП) транзисторах с индуцированным каналом и p-, и n-типа. Базовым элементом (рис. 16.10) данной технологии является схема инвертора.
 

Рис. 16.10. Логический элемент НЕ КМОП-технологии
Принципиальное отличие КМОП-схем от nМОП-технологии заключается в отсутствии в схеме активных сопротивлений. К каждому входу схемы подключена пара транзисторов с различным типом канала. Транзисторы с каналом p-типа подключены подложкой к источнику питания, поэтому образование канала в них будет происходить при достаточной большой разности потенциалов между подложкой и затвором, причем потенциал на затворе должен быть отрицательным относительно подложки. Такое состояние обеспечивается подачей на затвор потенциала земли (т.е. логического 0 ). Транзисторы с каналом n-типа подключены подложкой к земле, поэтому образование канала в них будет происходить при подаче на затвор потенциала источника питания (т.е. логической 1 ). Одновременная подача на такие пары транзисторов с разным типом каналов логического нуля или логической единицы приводит к тому, что один транзистор пары обязательно будет открыт, а другой закрыт. Таким образом, создаются условия к подключению выхода либо к источнику п итания, либо к земле.
Так, в простейшем случае, для схемы инвертора (рис. 16.10) при А=0 транзистора VT1 будет открыт, а VT2 закрыт. Следовательно, выход схемы F будет подключен через канал VT1 к источнику питания, что соответствует состоянию логической единицы: F=1. При А=1 транзистор VT1 будет закрыт (на затворе и подложке одинаковые потенциалы), а VT2 открыт. Следовательно, выход схемы F будет подключен через канал транзистора VT2 к земле. Это соответствует состоянию логического нуля: F=0.
Логическое сложение (рис. 16.11) осуществляется за счет последовательного соединения p-каналов транзисторов VT1 и VT2. При подаче хотя бы одной единицы единого канала у данных транзисторов не образуется. В то же время благодаря параллельному соединению VT3 и VT4 осуществляется открытие соответствующего транзистора в нижней части схемы, обеспечивающее подключение выхода F к земле. Получается F=0 при подаче хотя бы одной логической 1 – это правило ИЛИ-НЕ.
 

Рис. 16.11. Логический элемент ИЛИ-НЕ КМОП-технологии
Функция И-НЕ осуществляется за счет параллельного соединения VT1 и VT2 в верхней части схемы и последовательного соединения VT3 и VT4 в нижней части (рис. 16.12). При подаче хотя бы на один вход нуля единый канал на VT3 и VT4 не образуется, выходбудет отключен от земли. В то же время хотя бы один транзистор в верхней части схемы (на затвор которого подан логическийноль) будет обеспечивать подключение выхода F к источнику питания: F=1 при подаче хотя одного нуля – правило И-НЕ.
 

Рис. 16.12. Логический элемент И-НЕ КМОП-технологии
Краткие итоги
В зависимости от элементной базы, различают различные технологии производства ИМС. Основными являются ТТЛ на биполярных транзисторах и nМОП и КМОП на полевых транзисторах.
Ключевые термины
nМОП-технология - технология производства ИМС на базе полевых транзисторов с индуцированным каналом n-типа.
Буфер на 3 состояния – выходная часть схемы ТТЛ, обеспечивающая возможность перехода в третье, высокоимпедансное состояние.
КМОП-технология - технология производства ИМС на базе полевых транзисторов с каналами обоих типов электропроводности.
Открытый коллектор – вариант реализации буферной части элементов ТТЛ без резистора в цепи нагрузки, который выносится за пределы схемы.
Схемы с активной нагрузкой – схемы ТТЛ, в которых состояние буферной цепи определяется состоянием не одного, а двух транзисторов.
Транзисторно-транзисторная логика – технология производства ИМС на базе биполярных транзисторов.
Принятые сокращения
КМОП – комплементарный, металл, оксид, полупроводник