Приветствую Вас Гость • Регистрация • Вход • RSS
Воскресенье, 4.12.2016
Главная » Файлы » Қазақша рефераттар » Физика,механика [ Добавить материал ]

Дешифраторлар қазақша реферат


Оқушылар,студенттер,мұғалімдер,сайт қолданушылары өз материалыңызбен бөліссеңіз қуанышты болатын едік!

17.06.2015, 22:17

Дешифратор – бұл көп шығысты комбинациялық логикалық схема (КЛС), мұнда айнымалылардың кірістегі әрбір комбинациясына шығыстардың тек біреуіндегі бірлік сигнал сәйкес келеді. 
Екілік дешифратор екілік кодты «k-дан 1» кодына түрлендіреді. 
ЭЕМ-де дешифратор арналық коммутация үшін, такті нөмірін, жады ұяшығының адресін дешифрлау үшін қолданылады. 
n кірісі және k шығысы бар. 
Дешифратордың кірістері разрядтың 1,2,4,8… екілік салмақтарымен белгіленеді, шығысы – олардың қозуын тудыратын  теру номерлерімен белгіленеді. 2.24 суретте үшразрядты дешифратордың шартты белгіленуі көрсетілген. Дешифраторда кейде уақыттың белгілі бір интервалында шығыс сигналдың жасалуына рұқсат беретін стробтау операциясы орындалады. 
4- сурет

 

 

 - кірістегі екілік айнымалылар. 
Дешифраторларды әр түрлі элементтер базисінде құруға болады. 
Мысалы,  «ЖӘНЕ» кіріске тура және инверсті кіріс сигналы беріледі. 
Дешифраторды тұрғызудың үш әдісі қоланылады:
а) сызықтық немесе матрицалық;
б) пирамидалық немесе ағаш тәрізді; 
в) тікбұрышты немесе сатылы.
Матрицалық дешифратордың синтезі.
Матрицалық дешифратор – шығыс функциясы қандай да бір минтермге тең болатын k бөлек іске асырылған [n,1] полюстіктерінің бірігуі. 
n=3 (үшразрядты) k =23 =8 дешифраторды синтездеу керек болсын. 
2- кестеде шындық кестесі көрсетілген.

 
И логикалық элементінде дешифраторды іске асыру 5- суретте көрсетілген
 
Артықшылықтары:
•       − тұрғызудың қарапайымдылығы;
•       − жоғары тезәрекеттілігі.
•    Матрицалық дешифраторлар ИС-ні 4-тен 8-ге дейінгі разрядтарды қолданған кезде белгілі бір мақсатпен қолданылады. 
•    Дешифратордың разрядтылығын өсіру схемасы.
•    Аз разрядты дешифраторларда құрылғылық шығындарды үнемдеу үшін көп разрядты дешифраторларды құруға болады. Пирамидалық құрылым бойынша код аз разрядты дешифраторлар кірісінің санына тең разрядты топтарға бөлінеді. 
Мысалы, 6 разрядты дешифратор үшін сөздер үшразрядты стробталған дешифраторда 9 бірдей ИМС-тен тұрады (сурет

Жалпы стробтар бірінші ДС-1 С кіріс сигналы бойынша іске асырылады. 
С=0 болған кезде ДС-1-дің барлық шығыстарында «0» болады және сондықтан 2-ші сатылы дешифратордың шығыстарында да «0» болады. 
ДС-1 кірістеріне кіріс кодтың үш үлкен разряды беріледі, ДС-2-ге…9 беріледі. 
С=1 кезде ДС-1-дің шығысында «1» пайда болады және сәйкес кірістегі шифраторды ашады, «С» кірісте.
Мысалы, кіріс саны 111010 – 58 екілік кодта.
 Осы санды үш разрядты екі топқа 111 және 010 бөлеміз. ДС-1 шығысында 111 коды бойынша 7-шығысты аламыз, ол ДС-9-ды ашады. Оның кірісінде 010, яғни 2-шығыста 58 сәйкес келеді.

Дешифратор (Decoder) – кірістеріне түскен екілік кодқа сәйкесті шығысында сигнал қалыптастырушы құрылғы. Мысал ретінде төрт теріс шығысты (Q3 … Q0) дешифратордың схемасын құру жолын қарастыралық. Шығыс саны төртеу болғандықтан, оның кірісіне түсетін код екіразрядты (A1A0) болады. Дешифратордың іске қосу кірісіндегі (E, Enable) сигналдың жандандыру деңгейін төменгі (0) мәнінде алалық.


Похожие материалы

Рахмет ретінде астында тұрған жарнамалардың біреуін басуды сұраймын!

Категория: Физика,механика | Добавил: Admin
Просмотров: 605 | Загрузок: 0 | Рейтинг: 0.0/0
Всего комментариев: 0
Добавлять комментарии могут только зарегистрированные пользователи.
[ Регистрация | Вход ]